HDL Works公司的HDL Design Entry EASE 是一个HDL图形设计工具，整合了结构图、状态图、真值表、HDL 代码，是一个面对EASE环境的HDL图形设计工具.
EASE提供对VHDL、Verilog、FPGA和ASIC的混合语言等电路设计输入最佳环境，当完成设计后，允许使用者自行选择自己喜欢，由EASE提供独立的合成与模拟工具。
在市场上，EASE提供最直觉的设计输入环境，而且不管是对初学者或进阶者，提供HDL设计所需的特性，可选择文字方式或图形方式进行设计，EASE会自动依你选择的编程语言将图形转换成对应的HDL语言。
特征
图形设计环境的自动生成层次VHDL或Verilog代码
把传统的Verilog或VHDL设计和图形层次提取按钮导入
坚持艺术窗口状态的外观和感觉的直观的操作
符合标准的（ieee-1076-87 &；93 ieee-1364 VHDL和Verilog）
真正的多用户的设计环境和关联的版本控制，由一个复杂的设计环境浏览器管理
整合顺利的行业中最流行的仿真和综合工具
平台无关的数据库
综合的HDL语言编辑器
热的错误报告
